LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP7020829

Publication date:

1995-01-24

Inventor:

SUZUKI KOJI

Applicant:

TOSHIBA CORP

Classification:

- international:

G09G3/36; G02F1/133


- european:

Application number: JP19930189328 19930630

Priority number(s):

Abstract of JP7020829

PURPOSE:To provide he active matrix type liquid crystal display device of a normally white mode capable of easily changing to non-bright point (black point) defect pixels. CONSTITUTION: This liquid crystal display device includes a matrix array substrate 31 which consists of pixel electrodes 14 arranged in matrix, TFTs 13 disposed at the respective pixel electrodes 14 driven and controlled by address signal, bus lines 19 disposed via insulating layers 32 in the lower parts of the respective pixel electrodes 14 and applied with prescribed voltages and address lines 11b, a liquid crystal layer 34 which is disposed on this matrix array substrate 31 and a counter substrate 35 which has counter electrodes 36 corresponding to the pixel electrodes 14 and clamps the liquid crystal layer 34 together with the matrix array substrate 31. The pixel electrodes 14 which have the bright point defects are shorted to the bus lines 19 and the voltages of the bus lines 19 are applied thereon.





(19)日本団特許庁(JP)

(12) 公開特許公報(A)

(11)特許出國公园番号

特別平7-20829

(43)公鹍日 平成7年(1995)1月24日

(51) Int.Cl.^a

印別配号

庁内盛理番号

FI

技研表示窗所

G09G 3/36

G02F 1/133

5 5 0

9226-2K

容査副求 未副求 副求項の取1 FD (全 6 頁)

(21)出口器号

(22)出頭日

特國平5-189328

平成5年(1993)6月30日

(71)出頭人 000003078

株式会社京芝

神奈川県川路市幸区堀川叮72番地

(72) 発明者 鈴木 幸治

神奈川県街浜市配子区新配子叮33番地 株


式会社京芝生窟技術研究所内

(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】 本発明の目的は、容易に輝点欠陥画素を滅点 化できるノーマリーホワイトモードのアクティブマトリ ックス型液晶表示装置を提供することにある。



10

20

なる。

1

【特許請求の範囲】

【讃求項1】複数のアドレス配線と、

各アドレス配線間に設けられた複数のバスラインと、 前記アドレス配線および前記バスラインに絶縁膜を介し て設けられた複数のデータ配線と、

前記アドレス配線および前記データ配線により形成され た交差部毎に配置され、隣接する1つのバスラインと絶 **緑膜を介して第1の蓄積容量領域を形成し、且つ隣接す** る1つのアドレス線と絶縁膜を介して第2の蓄積容量領 域を形成した複数の画素電極と、

当該交差部毎に配置され、前記アドレス配線に電気的に 接続された制御電極、前記データ配線に電気的に接続さ れた第1の主電極および隣接する前記画素電極に電気的 に接続された第2の主電極を有する複数のスイッチング

前記画素電極の上方に形成された対向電極と、

前記画業電極および前記対向電極の間に挟持された液晶 圏とを備えてなることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

『【産業上の利用分野】本発明は液晶表示装置に関し、特 にノーマリーホワイトモードのアクティブマトリクス型 液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置は薄型、軽量であり、低電 圧駆助が可能で、さらに、カラー化も容易である等の特 徴を有し、近年パーソナルコンピュータ、ワード・プロ セッサなどの表示装置として利用されている。中でも、 各画素毎にスイッチング素子を設けたいわゆるアクティ ブマトリックス型液晶表示装置は、多画素にしてもコン トラスト、レスポンス等の劣化がなく、さらに、中間調 表示も可能であることから、フルカラーテレビや、OA 用の表示装置として最適である。

【0003】図6はスイッチング素子として薄膜トラン ジスタ (TFT) を用いた従来のアクティブマトリック ス型液晶表示装置の等価回路である。

【0004】この液晶表示装置は大きく分けて、ガラス 等の透光性絶縁材料からなる2枚の基板すなわち図示し ないアレイ基板及び対向基板と、これら基板により挟持 された液晶層108とからなる。

【0005】アレイ基板には、TFT103、透明電極 画素104とからなる画素がマトリクス状に設けられて いる。TFT103のゲート、ソース、ドレインにはそ れぞれアドレス線101、透明画素電極104、データ 線102が接続されている。

【0006】対向基板には、上記透明画素電極104に 相対応して設けられた対向電極107が設けられてい

【0007】このように構成された液晶表示装置では、

にそれぞれアドレス信号、データ信号を印加することに より、各画素電極104に表示に対応した電圧を選択的 に印加することができる。液晶層108の配向により与 えられる光透過率は、対向電極107と画素電極104

との電位差で制御でき、これにより任意の表示が可能と

【0008】一般的によく用いられる液晶は、ツイスト ネマチックモードであり、両基板の外側にはそれぞれ偏 光板が設けられる。この偏光板の配置方向により、ノー マリーホワイトモードとノーマリーブラックモードとの 2種類の表示モードが実現できる。

【0009】すなわち、液晶層108に電圧が印加され ていないときの光透過率が最大となる場合がノーマリー ホワイトモードであり、最少の光透過率となる場合がノ ーマリーブラックモードとなる。

【0010】ノーマリーブラックモードでは、液晶層の 厚みの僅かなずれで最少透過率がばらつき、また、透過 する光の波長により、最適液晶層の厚みが異なる等の理 由により高コントラストの実現が困難なため、通常はノ ーマリーホワイトモードが多く使用される。

【0011】ところで、TFTをはじめとする、スイッ チング素子の製造工程は極めて複雑なため、全ての画素 を無欠陥で作成することは極めて困難であり、 製品のレ ベルにおいても、いくつかの欠陥画素が含まれている。 【0012】欠陥画素には何種類かのもの存在するが、 最も表示品位を損なうものは、画面を黒表示にしたとき に明るく見える輝点状欠陥画素である。ノーマリーホワ イトモードの液晶表示装置において、輝点状欠陥が生じ るのは、基本的に、液晶層の光透過率を変化させるのに 十分な電圧が画素電極に加わっていない場合である。と の原因は、いくつもあるため、種々の冗長構造等を用い ても、この輝点状欠陥画素を皆無にすることは困難であ った。

[0013]

【発明が解決しようとする課題】上述のごとく、従来の ノーマリーホワイトモードのアクティブマトリックス型 液晶表示装置には、輝点状欠陥画素が含まれているた め、表示品位が著しく低下するという問題があった。

【0014】本発明は、上記事情を考慮してなされたも ので、その目的とするところは、輝点状欠陥画素を簡単 な修復方法により、画素欠陥としてはほとんど目立たな い黒点欠陥に変換できる液晶表示装置を提供することに ある。

[0015]

【課題を解決するための手段】本発明の骨子は、画素電 極に接続可能な所定の電圧が印加されたバスラインを設 け、画素電極の低下に伴ない輝点状の欠陥となる画素電 極電位を滅点状の表示となる電位に変換させることがで き、かつ、正常画素においては通常の表示がそとなわれ 所定のタイミングでアドレス線101、データ線102 50 ることなく動作させることが可能な構成を提供すること

10

特開平7-20829

にある。

【0016】すなわち、上記目的を達成するために、本 発明に係る液晶表示装置は、複数のアドレス配線と、各 アドレス配線間に設けられた複数のバスラインと、前記 アドレス配線および前記バスラインに絶縁膜を介して設 けられた複数のデータ配線と、前記アドレス配線および 前記データ配線により形成された交差部毎に配置され、 **隣接する**1つのバスラインと絶縁膜を介して第1の蓄積 容量領域を形成し、且つ隣接する1つのアドレス線と絶 **縁膜を介して第2の蓄積容量領域を形成した複数の画案 窎極と、当該交差部毎に配置され、前記アドレス配線に 髱気的に接続された制御電極、前記データ配線に電気的** に接続された第1の主電極および隣接する前記画素電極 に電気的に接続された第2の主電極を有する複数のスイ ッチング素子と、前記画素電極の上方に形成された対向 **髱極と、前記画素電極および前記対向電極の間に挟持さ** れた液晶層とを備えてなることを特徴とする。

3

【0017】好ましくは、前記画素電極に関連する前記 アドレス線と前記バスラインとには、それぞれ逆相の交 流電圧を印加し、前記対向電極の電位を一定に保ち、前 20 記バスラインまたは前記アドレス配線の一方の交流電圧 振幅を液晶層のしきい値電圧より高く設定すると良い。 【0018】また、前記対向電極の電位および前記アド レス線のオフ状態の電位を交流駆動し、且つ前記バスラ イン電位を直流バイアスし、このバスラインと前記画素 **電極とが電気的に短絡されたときに液晶層に印加される** 電位が液晶のしきい値電圧より大きくなるよう前記対向 電極およびアドレス線の交流電圧の振幅および位相を設 定すると好ましい。

【0019】さらに、前記画素電極は隣接するアドレス 30 ラインとの間に容量C、を設けており、前記バスライン とは容量C。を有した構成となっているが、バスライン には、電圧の大きさがV、となる交流信号が印加し、前 記アドレス線にはスイッチング素子を選択するパルスの 他に、電圧の大きさがV、である交流信号がバスライン の交流信号と逆位相で印加し、且つ、V,C,の値とV , C, の値とをほぼ等しくして表示動作に影響を及ぼさ ないようにすると望ましい。

[0020]

【作用】本発明の液晶表示装置によれば、画素電極の電 **圧低下の際に、アドレス線またはバスラインの一方の配** 線と画素電極とを短絡することで、画素電極の電圧低下 を補償することができる。このとき、補償された画素電 極の電圧が、液晶層の光透過率を下げる十分のレベルに なるようにバスラインの電圧を設定しておけば、輝点欠 陥画素を悪影響の少ない滅点欠陥画素に変換できる。

【0021】また、アドレス線およびバスラインに逆位 相のパルス電圧を印加し、且つC₂・V₃の値とC₅・ V. の値とをほぼ等しくすれば、通常動作において、ア

対しては打ち消し合うため、表示はこれらバスラインの 電圧の影響を受けない。

【0022】これは、パルス電圧により容量C。に蓄積 される電荷Q、と容量C、に蓄積される電荷Q、とがそ れぞれ $Q_1 = C_1 \cdot V_1 \setminus Q_2 = C_3 \cdot V_2$ となり且つ パルス電圧が逆位相のため、画素電極にとの逆位相のパ ルス電圧によって誘起される電荷 (ΔQ) が、 $\Delta Q = Q$, +Q, = 0となるためである。

[0023]

【実施例】以下、図面を参照しながら実施例を説明す

【0024】図1は本発明の第1の実施例に係る液晶表 示装置の模式的な等価回路、図2は図1の液晶表示装置 の一画素分の平面図、図3は図2の画素電極14を含む 断面図である。

【0025】との液晶表示装置は大きく分けて、ガラス 等の透光性絶縁材料からなる2枚の基板、すなわちマト リクスアレイ基板31および対向基板35と、これら基 板31、35により挟持された液晶層34とからなる。 【0026】との液晶表示装置の一画素は、ゲートがア ドレス線11aに接続され、一方のソース・ドレインが 画素電極14に接続され、他方のソース・ドレインがデ ータ線12aに接続されたTFT13aと、C。バスラ イン19およびアドレス線11b上に形成され、絶縁膜 32を介して画素電極14に接続された蓄積容量C,1 5、C。16とで構成されている。

【0027】本実施例では、TFT13aは、ゲート部 が絶縁膜32を介して半導体層の下部に形成された逆ス タガー型TFTである。半導体層の材料としては、アモ ルファスシリコンを使用している。画素電極14の材料 としては、ITO (Indium Tin Oxid e)を使用している。また、アドレス線11、C,バス ライン19は、モリブデンとタンタルとの合金薄膜から なる。なお、蓄積容量体15、16の容量C, 、C, は それぞれ0.1PFおよび0.5PFとする。

【0028】 このような構成において図4に示すよう に、アドレス線11aには、TFT13aをオン状態と するパルス電圧V゚゚゚およびV゚゚゚゚と共に、TFT13を オフ状態とする電圧V。」、V。」、からなる電圧V。が 印加されている。アドレス線11bには、隣接する画素 を駆動するTFT13bが接続され、V。。-,なる電圧が 印加されている。C、バスライン19には、Vcoを中心 電位とし、振幅Ⅴ、となる交流電圧Ⅴ、が印加されてい る。また、液晶の対向電極17には、V.cmが印加され ている。なお、本実施例では、Vェ+=Vェ+′=20V、 $V_{GL_1} = 2 V$, $V_{GL_2} = 0 V$ v_{GD} $v_{GD} = 8 V$, v_{GD} = 5 V、V .。。 = 7 V とする。

【0029】とこで、アドレス線11bに印加される振 幅V。の交流電圧と、バスライン19に印加される振幅 ドレス線電圧とバスライン電圧の影響は表示画素電極に 50 VcAの交流電圧Vcsは互いに逆位相であり、かつVcA・

C_Rの値とV_{CA}・C_Sの値はそれぞれ1V×0.5PF と5V×0.1PFでほぼ等しく設定されている。ま た、交流電圧の周期は30Hzであり、これはVon、V cm'のTFTをスイッチングするパルスの60Hzと同 期している。

【0030】画素電極の電位V,の一例を図4に示す が、アドレス線11bおよびC。バスライン19の交流 電圧の影響は打ち消されるように設定されているので電 位V,にはこれら交流電圧の影響は現れていない。従っ て、液晶には振幅V,1。の交流電圧が印加され通常の表 10 示動作が行なわれる。

【0031】ととで、ある画素電極XにTFTの特性不 良などにより、電圧が印加されなかった場合、液晶層1 8には電圧が印加されないため、ノーマリーホワイトモ ードの液晶表示装温では超点状の欠陥となる。との場合 は、図3に示すように、TFT基板31の裏面からレー ザー射照33などを施して導電膜38を形成することに よって、バスライン19と画素電極14とを接続する。 このとき、画素電極Xの電位V,xは、図4に示すよう に、バスライン19の電位Vcsがそのまま印加されるC 20 とになる。このため、液晶には(Vco ± VcA) - Vco。 の電位が印加される。本実施例では(8±5)-7=1 ±5(V)の交流電圧が印加され、画素の表示は黒表示 となり、辉点状画素欠陥を目立たない滅点状画素欠陥に 変換するととができる。

【0032】なお、本実施例ではV₄, · C。 = V₄, · C 、としたが、これらの設定が多少ずれていても、対向電*

 $C_{n} (V_{cn} - V_{conn}) = C_{s} (V_{cn} + V_{conn}) = 0$

とし、アドレス線の交流電圧とバスラインの交流電圧を の実施例と同じである。

【0037】しかし、本実施例ではこれら交流電圧の極 性反転の時間が、アドレス線のスイッチング素子をオン させる選択パルスVェルと同じであるため、液晶の交流駆 効電圧の周期より圧倒的に速いため、△Ⅴ、、。の効果は Vicの正及び負の期間で同等になるので、フリッカーな どの画質劣化を生ずることはない。従って、本実施例で は輝点状欠陥を滅点状欠陥に変換できるようにバスライ ン19の交流電圧振幅Vcoを設定するようにした。 すな わち、バスライン19を画素電極14にショートさせた 40 ときの液晶層18に印加される電圧V、が液晶層のしき い値電圧Vょこれより大きくなるようにVょ。を設定した。 これは、Vc.の大きさ、Vc.。 に対する位相(0°また は180°)を調整することにより、容易に目視で調整 できる。

【0038】さらに、駆動回路系を単純化する意味で、 アドレスライン11の交流電圧振幅Vcaまたは、バスラ イン19の交流電圧振幅Vaを0とすると実用上大きな 効果がでてくる。本実施例ではVィュ=Oとし、バスライ * 極電位V.og を調整することにより、フリッカーのない 良好な画像を得ることができ、かつ、バスライン19の 交流電圧振幅Vcxを液晶層18のしきい値電圧以上に設 定しておけば、滅点化の変換も可能となる。

【0033】また、バスライン19と画素電極14を接 続したが、バスライン19のかわりにアドレス線11b と画素電極14を接続しても同様の効果が得られる。た だし、この場合、交流電圧振幅Vakは液晶層18のしき い値電圧以上に設定しておく必要がある。

【0034】次に、本発明に係る第2の実施例について 説明する。本実施例の液晶表示装置の要部構成は、前述 した図1ないし図3に示されるものと同一である。以 下、図5を参照しつつ本実施例の液晶表示装置動作につ いて説明する。

【0035】との実施例では対向電極電位V。。。 がアド レス線のTFTの選択パルスと同期した交流電圧となっ ている。アドレス線11bの交流電圧V。,,,1もV。。。と 同期して変化させ、かつ、バスライン19の交流電圧V よも同一周期で、かつ、逆位相で変化させている。画素 電極電位V。には、これら交流電圧の影響が重畳した波 形となり、最終的に液晶層に印加される電圧Vになると の影響が電圧 AV... に表われる。

【0036】 ΔV.,。 量を減らすのは第1の実施例と同 様な設定で実現できる。すなわち、V、。。の振幅を±V cook、アドレス電圧の交流分の振幅±Vcok、バスライン の交流電圧振幅を±Vcgとすると、

... (1)

調整することにより、容易に滅点化に必要な電圧を液晶 逆位相とすればよい。なお、容量 C_{κ} 、 C_{s} の値は第1 30 層に印加することができる。本実施例では $V_{col}=8\pm$ 2. 5 V、Vcs = 9 V (一定) に対して、アドレス線の 交流電圧1±3.5 Vで輝点欠陥を十分な滅点化にする ことができた。

> 【0039】なお、実施例ではアドレス線の選択パルス と同期して、V。。。が交流バイアスされていたが、フィ ールド周波数と同期してV.a.の極性反転が行なわれる ときは、Vcs、Vcaの設定を最適化しないとフリッカー や、画面内超度ムラが発生する場合がある。このときは (1)式に従って、Vcs、Vconcを調整すること が望ましい。

> 【0040】なお、本発明は、上述した各実施例に限定 されるものではない。一画素を複数の画素に分割しそれ ぞれの分割画素に本方式を適用すれば、超点状欠陥のみ ならず、滅点状欠陥の救済も実用上可能となる。

【0041】さらに、上記実施例では、白黒ディスプレ イの場合について説明したが、本発明はカラーフィルタ ーを用いたカラーディスプレイにも適用できる。なお、 との場合は、赤、青、緑の各単位画素で一つの画素を構 成するため、各色の画素をそれぞれ複数の分割画素とし ン19の電位を一定(直流)とした。このときは V_{cs} を 50 たものでは、不良単位画素以外の単位画素も滅点化して 6

8

もよい。すなわち、不良単位画素だけを修復すると、色 バランスがくずれ、表示品位が低下することがあるた め、必要に応じて正常な分割画素を滅点化し、修復によ る表示品位の低下を防止してもよい。

【0042】本発明による液晶表示装置では、画素電位の安定化を向上させる蓄積容量が隣接アドレスラインとパスラインの2ヶ所で構成されるため、例えばバスラインのオーブン等により、一方の蓄積容量が機能しなくても、他方の蓄積容量により画素電位の安定化を図ることができる利点を有している。

【0043】また、画素電極14を2つの液晶配向領域に分割して、視覚特性を向上させるデュアルドメイン方式の液晶表示装置では、2つの配向領域の境界に発生する液晶分子の不連続領域が発生し、この部分で光が透過してコントラストの低下を発生させるが、本発明のバスライン19をこの領域に設置することによりこのような表示劣化を防止することができる。このとき、バスライン幅は配向領域不連続領域をマスクできる最小線幅とし、画家電位の安定化に要求されるトータルの蓄積容量を実現するための残りの容量をアドレスライン上に設け 20ることにより、開口率を向上させることが可能となる。【0044】さらにまた、本発明は、TFT以外の3端子スイッチング素子や2端子スイッチング素子を用いた液晶表示装置にも適用できる。

【0045】その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[0046]

* 【発明の効果】以上説明したように本発明によれば、ノーマリーホワイトモードの液晶表示装置において、表示 品位に最も悪影響を与える輝点欠陥画素をより悪影響が 少ない滅点欠陥画素に容易に変換できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る液晶表示装置の模式的な等価回路を示す図

【図2】図1の液晶表示装置の一画素分の平面図

【図3】図2の画素の部分断面図

10 【図4】バイアス電圧の波形を示す図

【図5】本発明の第2の実施例に係る液晶表示装置のバイアス電圧の波形を示す図

【図6】従来のアクティブマトリックス型液晶表示装置 の等価回路

【符号の説明】


l, lla, llb…アドレス線	2, 12a,
1 2 b…データ線	
3, 13a, 13b…TFT	4, 14…透
明画素電極	
5, 6, 15, 16…蓄積容量体	7, 17, 3
6…対向電極	
8, 18, 34…液晶層	19…バスラ
イン	
3 2 …絶縁膜	31…マトリ
クスアレイ基板	
35…対向基板	33…レーザ
光	


【図1】


【図2】

*

【図3】















【図6】



(図5)

